SOGO論壇

標題: 普林斯頓大學用 AI 設計射頻晶片，數月流程壓縮至 6 分鐘 [列印本頁]

作者: lionking0809 時間: 昨天 10:48 標題: 普林斯頓大學用 AI 設計射頻晶片，數月流程壓縮至 6 分鐘

普林斯頓大學（Princeton University） 24 日於 IEEE 發表用機器學習自動設計射頻晶片（RFIC）的最新研究論文。

此技術將原本極度仰賴資深工程師經驗、常需耗時數月反覆模擬與調整的設計流程，大幅縮短至數分鐘內，即能生產可製造的晶片電路布局（點到點流程僅需約 6 分鐘），結合強化學習、逆向設計與擴散模型，並以 AI 模擬器將電磁模擬時間，從傳統分鐘至小時等級加速到「毫秒級」；不過團隊也指出，初始模型訓練階段仍需數天到一週。

RFIC 是無線通訊的核心元件，從日常使用的智慧手機、AirTag、5G 與 6G 基地台，到自駕車、衛星與量子通訊等前線應用，都必須仰賴這類晶片負責訊號收發。團隊表示，傳統射頻設計長期被業界視為「黑色藝術」，工程師必須同時處理電磁學、熱效應與元件互連等多重物理限制，設計空間極其龐大且更新成本極高，致使研發進程非常緩慢。

為突破瓶頸，團隊首先以強化學習自主探索電路架構、拓撲與元件參數，再以 AI 模擬器快速預測任意 2D 結構的電磁行為，成功將模擬時間從傳統分鐘或小時級壓縮到毫秒級。接著，團隊將逆向設計與擴散模型結合：工程師只需輸入散射參數（scattering parameters，即 S 參數）當作目標規格，擴散模型就能直接產生對應的電磁結構。

放大後的晶片電路影像顯示出不尋常的圖樣。

系統甚至有「空間頻率」選擇鈕，讓輸出樣式讓設計師自由調整：從較具可讀性的傳統古典風格，到更抽象、宛如現代藝術般的畫素風皆一鍵輸出。整體從規格制定到製造布局的生成流程約需 6 分鐘；但若要建立或改動系統，模型訓練仍需較長時間與大量資料。

團隊已用多案例驗證，包括毫米波功率放大器、多埠（Multiport）積體電路與低噪音放大器等。2023 年發表的毫米波功率放大器（頻段 30~100GHz）在當時創下矽基功率放大器頻寬、輸出功率與效率最佳綜合表現紀錄；另有 2024 年研究示範，運算極度複雜的多埠積體電路，也能透過類似方法數分鐘內演化出可行設計。

不過，研究員特別強調，AI 出現並非完全取代人類工程師：晶片最終驗證、測試與除錯仍需要工程師密切監督，因為模型仍偶爾會產生無法運作的「幻覺」設計。

團隊亦指出，要把 AI 推展為射頻與類比設計的通用基礎模型，關鍵在更大規模且可共享的訓練資料庫與開放生態。儘管全球工程師每天模擬大量相似 RF 電路與被動結構，但許多資料仍受商業保密協議（NDA）限制；研究者舉例，美國《晶片法案》架構下 Natcast 推動的部分共享計畫已終止，但後續引發的合作動能仍有繼續。

團隊展望，若能建立更開放的合作機制與大規模資料庫，AI 驅動的晶片設計不只改變無線通訊領域，也可能推動其他複雜工程的設計改革。但願景實現前，人類工程師的嚴格驗證、產業資料共享，以及更大規模的訓練資料，仍是不可或缺的關鍵要素。

錄自：科技新報

歡迎光臨 SOGO論壇 (https://oursogo.com/)