SOGO論壇

標題: Multisim TTL NAND Gate DC Sweep Analysis [列印本頁]

作者: if8051 時間: 2013-7-13 13:28:54 標題: Multisim TTL NAND Gate DC Sweep Analysis

本帖最後由 if8051 於 2013-7-13 13:38 編輯

Transistor - Transistor - Logic 電晶體電晶體邏輯電路 TTL  DC Power 5v
輸出電壓 Hi Level 大於 2.4v，輸出電壓 Lo Level 小於 0.4v
一般條件下輸出 Hi Level 3.5v , Lo Level 0.2v

min. output  Hi Level >= 2v
max. output Lo Level <= 0.8v
噪音容限 0.4v

下圖以  Multisim  直流掃描分析

附件: [DC sweep analysis] TTL.jpg (2013-7-13 13:26:38, 133.26 KB) / 下載次數 1
https://oursogo.com/forum.php?mod=attachment&aid=NTk0MzU0N3xhNDBiYzYyZHwxNzUyODY4MTkzfDB8MA%3D%3D

歡迎光臨 SOGO論壇 (https://oursogo.com/)