SOGO論壇
標題:
Verilog - module問題
[列印本頁]
作者:
craftyfox
時間:
2016-7-27 00:39:10
標題:
Verilog - module問題
各位好,部分程式碼如下
module downcounter(clock1,reset,out);
input clock1,reset,in;
output reg [2:0]out;
always @(posedge clock1) begin
if(reset)
out=3'b111;
else
out=out-3;
end
endmodule
module testdown;
reg clock,reset;
wire [2:0]out;
downcounter test(.clock1(clock), .reset(reset), .out(out));
第一區塊module 中的"out" , 為宣告為reg
第二區塊的module中的"out" , 為宣告成wire形式
上述的程式碼,為何模組間的out可以互相連結呢?(如藍色文字)
作者:
syuan08
時間:
2016-12-21 17:05:21
多看點書吧!!
這很基本~幾乎每本書都有!
歡迎光臨 SOGO論壇 (https://oursogo.com/)
Powered by OURSOGO.COM