SOGO論壇

手機版 ■ 站務公告 ■ 加分活動 ■ 綜合教學 ■ 疑問建議

SOGO論壇 › 論壇 › ≡ 電腦數位 ≡ › 電子電機暨資訊工程館 › Multisim TTL NAND Gate DC Sweep Analysis

查看: 897|回覆: 0

上一主題

下一主題

[技術文章] Multisim TTL NAND Gate DC Sweep Analysis [複製連結]

正天使(一級)

Rank: 4

狀態︰離線

電梯直達

跳轉到指定樓層

1樓

發表於 2013-7-13 13:28:54 |只看該作者 |倒序瀏覽

本帖最後由 if8051 於 2013-7-13 13:38 編輯

Transistor - Transistor - Logic 電晶體電晶體邏輯電路 TTL  DC Power 5v
輸出電壓 Hi Level 大於 2.4v，輸出電壓 Lo Level 小於 0.4v
一般條件下輸出 Hi Level 3.5v , Lo Level 0.2v

min. output  Hi Level >= 2v
max. output Lo Level <= 0.8v
噪音容限 0.4v

下圖以  Multisim  直流掃描分析

喜歡嗎？分享這篇文章給親朋好友︰

感謝作者

本論壇為非營利自由討論平台，所有個人言論不代表本站立場。文章內容如有涉及侵權，請通知管理人員，將立即刪除相關文章資料。侵權申訴或移除要求：abuse@oursogo.com
GMT+8, 2024-4-27 22:22	手機版\|SOGO論壇

	品味生活\|休閒天地\|興趣嗜好\|學術藝文\|女性頻道\|電腦數位\|遊戲天堂\|影視音樂\|宗教綜合\|綜合圖片\|綜合影片
	© 2004-2024 SOGO論壇 OURSOGO.COM

回頂部