SOGO論壇
  登入   註冊   找回密碼
查看: 7055|回覆: 10
列印 上一主題 下一主題

[問題討論] 曲博科技教室 華為大逆襲,挑戰台積電的真正武器,不是EUV而是「韜( [複製連結]

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
跳轉到指定樓層
1
發表於 2026-6-14 12:25:37 |只看該作者 |倒序瀏覽


曲博這則影片很有深度
簡單說
現在的先進封裝,是把使用2D設計出的完整模塊當成積木堆疊成3D,是粗粒度設計
華為的"邏輯折疊"是使用3D設計
縮短實體距離,直接減少寄生電阻與電容,大幅提升時脈速度
最大挑戰是新建EDA生態系,傳統的EDA工具都不是真3D,華為必須自研,沒有可抄襲的軟體系統
在最底層的邏輯劃分階段,就必須同時決定某個邏輯閘要放在上層還是下層,並且同步優化散熱、佈線與時脈訊號。


喜歡嗎?分享這篇文章給親朋好友︰
               感謝作者     

高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)

Rank: 11Rank: 11Rank: 11Rank: 11

狀態︰ 離線
2
發表於 2026-6-15 03:27:41 |只看該作者
但能否真正做到呢

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
3
發表於 2026-6-15 09:21:51 |只看該作者
maze833 發表於 2026-6-15 03:27  
但能否真正做到呢

今年秋季就知道了
麒麟晶片會率先使用此技術
大概難逃被切開使用電子顯微鏡放大檢視

點評

pushman  華為說今年的麒麟 2026晶片就會使用喔,不是2031年~~喇叭又在亂說了~~~  發表於 2026-6-20 13:23:12
la8651  所謂韜定律,就是台積電的3D封裝,相關專利最早是2011,專利期20年,到2031年過期。所以華為"韜定律"最快2031才會實現。時間掐的剛剛好,懂了嗎?   發表於 2026-6-20 12:42:57
pushman  喇叭可以說說看使用誰的專利喔~~別只會帶風向說些沒證據的事  發表於 2026-6-20 08:25:22
la8651  一般專利期為10年,華為通常在第7 8年,宣佈發明別人的專利。等專利期過期,華為就做出來了。  發表於 2026-6-15 10:01:11
高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)

Rank: 13Rank: 13Rank: 13Rank: 13

熱心參予論壇活動及用心回覆主題勳章

狀態︰ 離線
4
發表於 2026-6-18 18:19:21 |只看該作者
只是個欺騙世人的說法而已, 由台積電來搞更有看頭

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
5
發表於 2026-6-20 08:48:59 |只看該作者
good123456789tw 發表於 2026-6-18 18:19  
只是個欺騙世人的說法而已, 由台積電來搞更有看頭

你是台灣人嗎?
不知道台積電只會做晶片,不會設計晶片~~
TSMC是世界最大的晶圓代工廠
聯發科是台灣晶片設計龍頭
使用的都是2D EDA
台積電正在做的是3D封裝
把2D設計出來的晶片堆疊起來的仿3D效能

點評

pushman  喇叭又在鬼扯了,台積電只會給他們能做的製造規範給晶片設計公司,要他們檢查如此而已  發表於 2026-6-20 14:03:34
la8651  層主問的是台積電會不會設計晶片,我用事實回答你,台積電不只會設計,而且世界第一,只不過台積晶片設計是免費的,白送。  發表於 2026-6-20 13:56:48
pushman  台積電(TSMC)絕對不是晶片設計公司,它是全球最大的「純晶片代工廠(Pure-play Foundry)  發表於 2026-6-20 13:24:03
la8651  世上第一設計晶片公司:台積電。你想想,一個演算法要實現,輝達的工程師最多看過十種方法。但台積電看過至少10家公司,一百種方法。誰比較厲害?  發表於 2026-6-20 12:47:43
高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)

Rank: 11Rank: 11Rank: 11Rank: 11

狀態︰ 離線
6
發表於 2026-6-20 11:53:22 |只看該作者
pushman 發表於 2026-6-20 08:48  
你是台灣人嗎?
不知道台積電只會做晶片,不會設計晶片~~
TSMC是世界最大的晶圓代工廠


好可憐的小粉紅
在五毛農場裡只能看到後製版「百度」自摸自嗨的大內宣訊息
「今年秋季就知道了」,秋季有很多個月,不敢說明確日期
等秋季到了,就會有另一版的「韜定律」來圓上一版「韜定律」

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
7
發表於 2026-6-20 13:32:44 |只看該作者
Andy_0109 發表於 2026-6-20 11:53  
好可憐的小粉紅
在五毛農場裡只能看到後製版「百度」自摸自嗨的大內宣訊息
「今年秋季就知道了」,秋季有 ...

你也認為台積電會設計晶片?
版上的都不是台灣人嗎?
台灣護國神山做甚麼都不懂
真是可悲的青鳥眾
高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
8
發表於 2026-7-4 16:38:29 |只看該作者
有實測數據,看來已經試產了
良率不知多少?應該是機密~~


華為發布V2版「韜定律」論文 補充工程細節和實測數據
2026-07-04 14:31 聯合報/ 記者
陳湘瑾
/即時報導

華為半導體業務總裁何庭波在中科院科技論文預發布平台ChinaXiv上線《面向多層級電子系統的時間縮微理論》V2版本,這是「韜(τ)定律」自5月25日正式發布後首次重大內容更新,補充工程細節和實測數據。


韜定律提出以「時間縮微」替代「幾何縮微」,以系統性降低時間常數(τ)為目標,通過「邏輯折疊」等創新技術,持續壓縮信號傳播時延,不斷提升電晶體密度。這是大陸在全球半導體領域首次提出或能指導產業發展的新原則。


陸媒「快科技」分析V2版本的三個重點。一是將原有零散論述整合為完整內容,新增τ分層時空模型、LogicFolding邏輯折疊架構、鍵合界面截面、Unified Bus互連架構、Hi-ONE光引擎等核心技術的原理示意圖與實物剖面圖。


二是公開麒麟2026與基準晶片麒麟9030 Pro的電壓、工作頻率、歸一化功耗、晶片面積、功率密度等關鍵參數,用量產晶片的實際性能表現驗證韜定律的實際應用效果。


三是明確不同應用場景的技術迭代節點,在移動端場景補充了TSV從頂層金屬下移至M6層、多有源層堆疊等中長期演進路徑,給出了可落地的技術規劃節奏。


清華大學合聘教授闕志克日前指出,由於無法使用先進的半導體製造工藝,華為不得不尋求替代方案來降低導線延遲對先進晶片的性能影響,結果創建出以現有封裝設備、實現三維晶片的邏輯折疊技術。
高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
9
發表於 2026-7-4 17:11:33 |只看該作者
補充下對照組  麒麟 9030 Pro 處理器  的效能
這還沒使用到韜定律的邏輯摺疊
遊戲效能就相當於2023年使用台積電N4P製程的高通晶片

這份來源詳細分析了華為 Mate 80 系列 所搭載的全新 麒麟 9030 Pro 處理器性能表現。透過深度硬體拆解與測試,顯示該晶片在 CPU 核心數增加 與 GPU 算力翻倍 方面有顯著突破,有效補齊了前代的效能短板。研究特別指出,即便硬體規格與頂級競品仍有差距,但透過 鴻蒙系統 (HarmonyOS) 的軟硬體協同優化,其在《原神》等高負載遊戲中的 能效比 竟能超越驍龍 8 Gen 3。此外,原生應用程式的 流暢度 與 調度策略 也大幅提升了實際使用體驗,證明了垂直整合生態系的優勢。總結而言,這是一場結合工藝進步與系統優化的技術展現,使新機在續航與發熱控制上皆達到旗艦級水準。


高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)

Rank: 13Rank: 13Rank: 13Rank: 13

狀態︰ 離線
10
發表於 2026-7-6 17:42:53 |只看該作者
數據出來了
邏輯摺疊生產的麒麟2026
電晶體數量約是2023年第四季台積電量產的N3E工藝
華為(中芯)還落後台積電三年~~
華為公布「韜定律V2」,最新麒麟2026晶片性能曝光,能耗大降4成超省電!何庭波:摩爾定律已終結?

密度對比:介於台積電 N5(5奈米)與 N3E(3奈米增強版)之間根據半導體行業對台積電各世代製程的邏輯密度量測(以常規高密度庫計算):台積電 N7 (7nm):約 96 ~ 113 MTr/$mm^2$台積電 N5 (5nm):約 138 ~ 173 MTr/$mm^2$華為 Kirin 2026 (邏輯折疊):約 238 MTr/$mm^2$台積電 N3E (3nm):約 220 ~ 240 MTr/$mm^2$台積電 N3B (3nm):約 290 MTr/$mm^2$結論: 單看每平方公釐的電晶體數量,Kirin 2026 達到的 238 MTr/$mm^2$ 已正式超越了台積電的 5 奈米(N5),在密度上達到了「等效台積電 3 奈米(N3E)」的物理水準。

點評

la8651  太棒了,華為淘定律配上你們已經可以手搓5奈米,很快就可以趕上台積電了。你們要多投錢。  發表於 2026-7-6 19:16:59
高等教育最重要目標就是,確保畢業的學生能分辨有人在胡說八道——Jeremy Knowles
生活中沒有什麼可怕的東西,只有需要理解的東西。
——Marie Curie 居里夫人
『當法律站在你這邊時,狂打法律戰;當事實站在你這邊時,狂打現實戰;當兩者皆不站在你這邊時…………狂敲桌子。』
「如果你不在桌邊,那你就是在菜單上。這是國際歷史上不爭的事實,也是最基本的常識。」美國歷史學家提摩希.史奈德(Timothy Snyder)
您需要登錄後才可以回覆 登入 | 註冊

本論壇為非營利自由討論平台,所有個人言論不代表本站立場。文章內容如有涉及侵權,請通知管理人員,將立即刪除相關文章資料。侵權申訴或移除要求:abuse@oursogo.com

GMT+8, 2026-7-14 08:06

手機版|SOGO論壇

© 2004-2026 SOGO論壇 OURSOGO.COM
回頂部