想破頭＞＜選擇電路

opsi1024

如今有３個輸入ＡＢＣ，有３個輸出１２３

 

大概描述一下功能

也就是說，在還沒有輸入之前，其中一個先保持輸出(這個功能可有可無)，或者無輸出，只要按A(SW微動)，1就輸出，一直保持

按B，2就輸出13不輸出，按C，3輸出12不輸出，一次按2個以上不動作

這個功能的電路要怎麼做?
拜託神人幫幫忙，沒錯看起來很簡單，但也困擾我很久= = ，想破頭也想不出來

能用硬體完成最好，其次再用8051= =

opsi1024

不好意思想請問一下
3to8 decoder有穩態效果嗎？

因為我的輸出必須達到穩態

Jackchen00

1, A,B,C 都為0時,輸出會改變嗎?
2, 所謂不動作是輸出不改變的意思嗎?

 

 

這是用ALTERA 的QUARTUS II畫出來及模擬出來的
如果還有問題請繼續發問

《 本帖最後由 Jackchen00 於 2010-8-6 12:08 編輯 》

opsi1024

１．ＡＢＣ為０時，可以沒有輸出，因為這個狀態只有剛開始才會有，或者可以讓１２３其中一個輸出

２．恩，就是要拒絕一次２個以上輸入

opsi1024

我已經大家的話用３－８解碼器
不過還存在問題，不能穩態
不懂大大說的"電晶體  接在  ABC 腳中間作數位開關"

可以再講清楚一點嗎，抱歉我比較笨= =
 

Jackchen00

1, 74HC238的輸出不是OPEN COLLECTOR,所以你不可以將Y0和Y1接在一起
 


 

《 本帖最後由 Jackchen00 於 2010-8-6 14:21 編輯 》

opsi1024

感謝大大
圖大概我已經看懂了

不過最大的問題他好像不能穩態

這是最大的困難點

 

這塊不會就是傳說中的雙穩態吧＠＠

如果是的話，那就解決了

話說如果是的話

我手上有一顆EPM７１２８

不過想問一下大大，用這顆成本還真不便宜= =

有沒有可以跟他做一樣功能的ic

我聽說好像有一次燒的ic

《 本帖最後由 opsi1024 於 2010-8-9 02:18 編輯 》

Jackchen00

不知你所謂的不能穩態的意思是什麼
這是一個拴鎖(LATCH)迴路,也就是雙穩態迴路
我已經將模擬出來的時序圖都給你看了
你再研究一下
至於你說的EPM7128,說實在的要用在這裡當然是沒問題
只是他有128個Macrocells,已經足足有餘了,也可以說太浪費了
建議你改用EPM7032,價格也便宜些
如果你只是拿來做實驗而已,那就無所謂
如果你是要做來賣的,那就得考量成本問題
當然這個例子並不是唯一解答,
單晶片也是可以考慮的

《 本帖最後由 Jackchen00 於 2010-8-10 19:51 編輯 》

opsi1024

恩
感謝大大

真的幫很大的忙
受益良多