有沒有人可以推薦一下，哪一本Verilog書籍，寫得最詳細！

紅塵孤鳥

前陣子，公司同事離職，送給老鳥一塊FPGA實驗板，於是就給他玩一下，但在這之前，就必須先瞭解一下Verilog，於是跟同事借了書來看，也去網路上搜尋相關資料，這幾天研究下來，老鳥發現大多數書籍的內容都差不多，就是沒一本寫得完整的，所以啊！不知道有沒有善心人士可以推薦一下好書呢？

舉例來說吧！老鳥在網路上找到一段clock generator code如下：

module clock_generator(clk);
output clk;
voltage clk;<==翻了不少資料，就是找不到「Vlotage」這個宣告！

parameter real clk_period = 10n from (0:inf),               
                clk_ratio = 0.5 from (0:1),
                clk_high = 5.0,
                clk_low  = 0.0 from (-inf:clk_high),
                trise = 1n from [0:inf),
                tfall = 1n from [0:inf);

analog
begin
   if (analysis("static"))
     V(clk) <+ clk_low;
   else
     @(timer(0,clk_period))
     begin
        V(clk) <+ transition(clk_high,
                             clk_period*clk_ratio - trise/2,trise);
        V(clk) <+ transition(clk_low,
                             clk_period - tfall/2,trise,tfall);
     end
end
endmodule

以上小小一段程式，雖然老鳥有C＋＋的基礎，卻也是看得霧煞煞，去書局逛了幾次，也沒發現有相關書籍可以解釋這段程式....

alphi

這是別人寫好得類似宣告,您可以到Verilog 尋找文件
ttp://www.vhdl.org/verilog-ams/htmlpages/public-docs/lrm/VerilogA/verilog-a-lrm-1-0.pdf

裡面第38頁就有提及定義Voltage 等

alphi

抱歉,我稍微仔細看過之後.這不是標準的Verilog.是改過得叫做
Verilog-AMS Hardware Description Language (HDL) language

紅塵孤鳥

嗯...感謝，看來，verilog的標準有點亂，需要花些時間來摸索了..

edvx

voltage clk;//通常是要clk做電壓運算(包含使用電壓函數)時才打
//電壓運算例如:V(clk) <+ clk_low;

//若是要將clk用於電流運算的話,則是current clk
//當然clk要先行宣告才行(例如:output clk;),因為voltage和current都不是真的宣告clk

//若各位有發現什麼不對的或遺漏之處,請各位予以修正

　

紅塵孤鳥

原帖由 edvx 於 2010-11-7 17:26 發表
voltage clk;//通常是要clk做電壓運算(包含使用電壓函數)時才打
//電壓運算例如:V(clk) <+ clk_low;

//若是要將clk用於電流運算的話,則是current clk
//當然clk要先行宣告才行(例如:output clk;),因為voltage和curr ...

問題是，既然不是標準的語法，這樣可以合成電路嗎？因為老鳥在想一個clock generator，可以調整duty的，偏偏目前市面上的書籍都沒發現到...

alphi

不知道您用那個廠商的FPGA,如果是Xilinx 其中有內建DCM(Digital Clock Manage)可以去使用

不過Clock Generator 我倒是沒用過,都是使用現成的VCO,Clock Generator使用