羅吉進

49太歲

羅吉進

簡                介：  

　　羅吉進是國立清華大學工程與系統科學碩士，現任台灣積體電路公司(台積電)技術經理。羅吉進已獲得中華民國發明專利92件，美國發明專利68件，大陸發明專利11件。羅吉進近年連續獲得台積電公司內多樣重大之創新發明獎項如下：(1) 93年台積電創新改革獎 (2) 92年台積電年度專利獎 (3) 91台積電年度專利獎 (4) 90年台積電年度專利獎 (5) 90年品質中心特殊創新獎 (6) 90年生產中心持續改善團隊獎。

　　

　　隨著積體電路元件高密度的需求，元件與淺溝渠隔離結構均必須縮小，以使元件能夠高密度積集化。然而縮小溝渠的面積將增加溝渠的高寬比，使得填充於溝渠之填充層的填充能力降低，並造成填入於溝渠的填充層形成縫隙或孔洞，嚴重地影響積體電路的可靠度及良率。


　　本發明專利係在基底中形成溝渠後，在溝渠的側壁與底部形成一層非等向性厚度材料層，然後，再於溝渠中填入一層填充層。利用非等向性厚度材料層在溝渠底部的厚度大於在溝渠側壁的厚度之特性，可以降低溝渠的高寬比，因此後續填入於溝渠的填充層不會形成縫隙或孔洞。此外本發明專利提出之非等向性厚度材料層為低應力的材料層，可減低傳統高應力之填充層所造成之良率的問題。故本發明專利可以大幅提昇積體電路的產品可靠度及晶片良率。